



中山大學

SUN YAT-SEN UNIVERSITY

第七章 锁存器、触发器和定时器

于帅

计算机学院

2026年4月15日 Wednesday

主要内容

1 锁存器

2 边沿触发器

3 触发器运算特性

4 触发器应用

5 单稳态触发器

This is

THE END

of Combinatorial Circuits

and

the beginning

of sequential circuits



概述

• 触发器

- **定义：**能够存储1位二值信号的基本单元电路。
- 触发器必须具备的**两个基本特点：**
 1. 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1
 2. 根据不同的输入信号可以置成1或0状态。



概述

• 触发器的分类

动作特点

➤ 按照触发方式：

- 电平、脉冲、边沿

功能描述

➤ 根据逻辑功能的不同分为：

- RS触发器、JK触发器、T触发器、D触发器

➤ 根据电路结构形式的不同分为：

- 基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器

➤ 根据存储数据的原理不同分为：

- 静态触发器、动态触发器

主要内容

1 锁存器

2 边沿触发器

3 触发器运算特性


4 触发器应用

5 单稳态触发器




锁存器

Bi-Stability The Key to Memory



This is a stable state -
it will sit like this forever





This is also a stable state -
it will sit like this forever

There are 2 stable states -
a **bi-stable** circuit...



锁存器


如何存储数据?







锁存器

- SR (置位-复位) 锁存器



高电平有效的S-R锁存器



低电平有效的S'-R'锁存器



锁存器



• SR (置位-复位) 锁存器

触发器的**1**状态:

$$Q = 1, Q' = 0$$



触发器的**0**状态:

$$Q = 0, Q' = 1$$



与或门组成的SR锁存器: 高电平输入有效

置位端或置1端




复位端或置0端

与非门组成的SR锁存器: 低电平输入有效





锁存器


SR Latch - A Bi-Stable Circuit



This is a stable state -
it will sit like this forever




This is also a stable state -
it will sit like this forever







锁存器

SR Latch Transition





SR Latch Timing

A B C D



SR Latch Timing

A B C





锁存器


- 触发器的特性表

- 因为触发器的新状态 Q^* （也叫做次态）不仅与输入状态有关，而且与触发器原来的状态 Q （也叫做初态）有关，所以把 Q 也作为一个变量列入了真值表，并将 Q 称为状态变量，这种含有状态变量的真值表叫做触发器的特性表（功能表）。



锁存器

SR Latch Transition Table






S	R	Q	Q+
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	?
1	1	1	?

The current state of the Q output

The next state of the Q output
(what it will change to)...



锁存器





锁存器


• 工作原理

当 $S_D = 1, R_D = 0$ 时, $Q = 1, Q' = 0$

当 $S_D = 0, R_D = 1$ 时, $Q = 0, Q' = 1$

当 $S_D = R_D = 0$ 时, 电路维持原状态不变。

当 $S_D = R_D = 1$ 时, $Q = Q' = 1$ 不允许出现。






锁存器

• 触发器的特性表

➤ S'_D 、 R'_D 的0状态同时消失以后**状态不定**

➤ 在正常工作时应遵守约束条件: $S_D R_D = 0$



S'_D	R'_D	Q	Q^*	
1	1	0	0	} 保持
1	1	1	1	
0	1	0	1	} 置1
0	1	1	1	
1	0	0	0	} 置0
1	0	1	0	
0	0	0	1*	} 不定
0	0	1	1*	

用与非门组成的基本RS触发器的特性表

SR		00	01	11	10
Q	0			X	1
	1	1		X	1


特性方程:

$$\begin{cases} Q^* = S_D + R'_D Q \\ S_D R_D = 0 \text{ 约束条件} \end{cases}$$




锁存器

- 门控S-R锁存器






锁存器





锁存器


- 门控D锁存器





锁存器

• 门控D锁存器




$$Q^{n+1} = GATE \cdot D + \overline{GATE} \cdot Q^n$$

GATE	D	Q	Q ⁿ⁺¹
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



锁存器

• 门控D锁存器





锁存器

• 电平触发方式的动作特点

- 只有当CLK（门控信号）变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。
- 在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。
- 如果CLK=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。

主要内容

1 锁存器

2 边沿触发器

3 触发器运算特性

4 触发器应用

5 单稳态触发器




边沿触发器

- 概述

- 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响
- 在**时钟**的正边缘或负边缘改变状态
- 仅在时钟转换时对输入敏感
- 类型：S-R、D、J-K




边沿触发器






边沿触发器


• 边沿触发的S-R触发器



(a) $S = 1, R = 0$ flip-flop SETS on positive clock edge. (If already SET, it remains SET.)



(b) $S = 0, R = 1$ flip-flop RESETS on positive clock edge. (If already RESET, it remains RESET.)



(c) $S = 0, R = 0$ flip-flop does not change. (If SET, it remains SET; if RESET, it remains RESET.)



边沿触发器

- 边沿触发的S-R触发器



输入			输出		
S	R	CLK	Q	$\bar{Q}$	
0	0	X	Q_0	$\bar{Q}_0$	无变化
0	1	$\uparrow$	0	1	复位
1	0	$\uparrow$	1	0	置位
1	1	$\uparrow$	?	?	无效

上升沿触发的S-R触发器的真值表



边沿触发器


- 练习：对于给定输入波形画出输出波形（初始状态为复位）：






边沿触发器

• 边沿触发的原理



(a) A simplified logic diagram for a positive edge-triggered S-R flip-flop




(b) A type of pulse transition detector



边沿触发器

边沿触发的原理




触发器在时钟脉冲的上升沿完成了从复位到置位的转换



边沿触发器

- 边沿触发的D触发器




输入		输出		
D	CLK	Q	$\bar{Q}$	
1	↑	1	0	置位
0	↑	0	1	复位



边沿触发器


- 练习：通过D输入和时钟波形，确定Q输出波形（初始复位）





边沿触发器

• J-K触发器



J=1且K=1时，J-K触发器的切换操作



边沿触发器

• J-K触发器

切换模式的JK
触发器也被叫
做T触发器


输入			输出		
J	K	CLK	Q^{n+1}	$\overline{Q^{n+1}}$	
0	0	↑	Q^n	$\overline{Q^n}$	不变
0	1	↑	0	1	复位
1	0	↑	1	0	置位
1	1	↑	$\overline{Q^n}$	Q^n	切换

上升沿触发的J-K触发器真值表



边沿触发器

- 练习：通过J、K输入和时钟波形，确定Q输出波形（初始复位）






边沿触发器

• 异步预置位输入与清零输入

- **同步输入：** 输入端的数据仅在时钟脉冲的触发边沿传输到触发器的输出端
- **异步输入：** 输入影响触发器的状态不受时钟影响

有效预置位
输入使Q输出
为高电平




有效清零输入
使Q输出
为低电平





边沿触发器

- 例：对于给定输入波形画出Q
输出波形（初始状态为复位）：





边沿触发器

- **边沿触发的动作特点**

- 触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态
- 而在这以前或以后，输入信号的变化对触发器输出的状态没有影响
- 这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性

主要内容

1 锁存器

2 边沿触发器

3 触发器运算特性

4 触发器应用


5 单稳态触发器




触发器运算特性

• 传输延迟时间


➤ 输入信号导致输出发生变化的时间间隔




(a)



(b)



(a)




(b)



触发器运算特性

- 建立时间

➤ 输入先于时钟脉冲触发边沿到达所需要的最小时间间隔






触发器运算特性

• 保持时间

- 时钟脉冲触发边沿到达后，输入上的逻辑电平需要保持的最小时间间隔





触发器运算特性

- **最大时钟频率**

- 触发器可以可靠触发的最大速度

- **脉冲宽度**

- 生产商制定

- **功耗**

- 数字电路功耗=芯片总功耗

主要内容

1 锁存器

2 边沿触发器

3 触发器运算特性

4 触发器应用



5 单稳态触发器



触发器应用

• 并行数据存储

时钟输入
连在一起







触发器应用

• 分频

➤ 对中期波形的频率进行分（减少）频



单个触发器
可使时钟频
率减半







触发器应用

• 分频


➤ n 个触发器可使时钟频率除以 2^n






触发器应用

- 例题：当一个8kHz方波加在触发器A时钟频率上时，给出输出波形





触发器应用






触发器应用

• 计数

➤ 每四个时钟重复一次






单稳态触发器

• 矩形脉冲

- 高电平和低电平往复出现所形成的波形信号。
- 参数：脉冲幅度、脉冲周期、脉冲宽度、上升时间、下降时间、占空比





单稳态触发器

- 矩形脉冲


- 产生矩形脉冲的电路统称为脉冲波形的产生与整形电路。
- 分类（按生成信号的特点）：
 - 单稳态触发器
 - 施密特触发器
 - 多谐振荡器



单稳态触发器

• 单稳态触发器

- 单个窄触发脉冲产生单个输出脉冲，**脉冲持续时间由RC（电容和电阻）时间常数控制，与触发信号无关。**
- 分类：1) 不可重复触发型；2) 可重复触发型







单稳态触发器

• 单稳态触发器

➤ 不可重复触发型







单稳态触发器

• 单稳态触发器

➤ 可重复触发型







单稳态触发器

• 单稳态触发器

➤ 可重复触发型







非稳态多谐振荡器

• 非稳态多谐振荡器

- 自激震荡（无稳态）电路，不需要触发信号，只要接通电源，输出就会在高低电平间翻转，产生矩形脉冲。



(a)



(b)

使用施密特触发的基本非稳态多谐振荡器



555定时器

- **A versatile and widely used IC device**
- **Can be configured in two different modes**
 - A mono-stable one-shot (单稳态触发器)
 - An astable multi-vibration oscillator (非稳态多谐振荡器)



作业

- 10th Page 301~305
 - 11
 - 17
 - 25
 - 30
- 11th Page 255~258
 - 11
 - 17
 - 25
 - 30



课程回顾

- -
- -
- -

- -
- -
- -



计算机学院
于帅

